# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

**Applicant** 

Hideaki AOCHI

U.S. Serial No.

Not Yet Assigned

Filing Date

October 31, 2003

For

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE INCORPORATING MEMORY CELL TRANSISTOR AND

LOGIC TRANSISTOR, AND METHOD OF

MANUFACTURING THE SAME

Group Art Unit

Not Yet Assigned

745 Fifth Avenue

New York, New York 10151

#### **EXPRESS MAIL**

Mailing Label Number:

EV206803010US

Date of Deposit:

October 31, 2003

I hereby certify that this paper or fee is being deposited with the United States Postal Service "Express Mail Post Office to Addressee" Service under 37 CFR 1.10 on the date indicated above and is addressed to: Mail Stop Patent Application, Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

(Typed or printed name of person mailing paper or fee)

(Signature of person mailing paper or fee)

## **CLAIM OF PRIORITY**

Mail Stop Patent Application Commissioner for Patents P. O. Box 1450 Alexandria, VA 22313-1450

Sir:

Applicant hereby claims priority under 35 U.S.C. §§119 and/or 120, from Japanese Application No. 2003-120098 filed April 24, 2003, a certified copy of which is

enclosed.

Acknowledgment of the claim of priority and of the receipt of said certified copy is respectfully requested.

Please charge any additional fees required for the filing of this document or credit any overpayment to Deposit Account No. 50-0320.

Respectfully submitted,

FROMMER LAWRENCE & HAUG LLP Attorneys for Applicant

By: .

Grace L. Pan

Registration No. 39,440

Tel. (212) 588-0800

Fax (212) 588-0500

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 4月24日

出 願 番 号

Application Number:

特願2003-120098

[ ST.10/C ]:

[JP2003-120098]

出願人

Applicant(s):

株式会社東芝



2003年 5月23日

特許庁長官 Commissioner, Japan Patent Office



#### 特2003-120098

【書類名】

特許願

【整理番号】

A000204434

【提出日】

平成15年 4月24日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 27/10

【発明の名称】

半導体集積回路及びその製造方法

【請求項の数】

13

【発明者】

【住所又は居所】

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横

浜事業所内

【氏名】

青地 英明

【特許出願人】

【識別番号】

000003078

【氏名又は名称】

株式会社 東芝

【代理人】

【識別番号】

100058479

【弁理士】

【氏名又は名称】

鈴江 武彦

【電話番号】

03-3502-3181

【選任した代理人】

【識別番号】

100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】

100088683

【弁理士】

【氏名又は名称】

中村 誠

【選任した代理人】

【識別番号】

100108855

【弁理士】

【氏名又は名称】 蔵田 昌俊

【選任した代理人】

【識別番号】 100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】 100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【手数料の表示】

【予納台帳番号】 011567

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】 要

【書類名】

明細書

【発明の名称】

半導体集積回路及びその製造方法

【特許請求の範囲】

【請求項1】 シリコン半導体からなる第1の領域及び第2の領域それぞれにゲート絶縁膜、シリコンからなる導電体膜、及びシリコン窒化膜に対して選択的にエッチングが可能な部材からなるキャップ絶縁膜を順次形成し、

上記キャップ絶縁膜及び導電体膜からなる積層膜をパターニングして、上記第 1の領域及び上記第2の領域それぞれに上記導電体膜からなるゲート電極を形成 し、

上記積層膜を不純物導入用のマスクとして用いて不純物を選択的に導入することで、上記第1の領域及び第2の領域それぞれにソース、ドレインとなる拡散領域を形成し、

上記各積層膜の側壁上に第1のシリコン窒化膜を形成し、

全面に第2のシリコン窒化膜を形成し、

全面に第1の絶縁膜を堆積した後、上記第1の領域の各ゲート電極相互間に上 記第1の絶縁膜を残し、

上記第2の領域に第2の絶縁膜を堆積した後、第2の領域の各積層膜の側壁上 に上記第2の絶縁膜を残し、

上記各積層膜上の第2のシリコン窒化膜及び上記第2の領域の表面上に残っている上記第2のシリコン窒化膜を剥離し、

上記各ゲート電極の上部に残っている上記キャップ絶縁膜を除去し、

上記各ゲート電極の上記導電体膜の表面に金属シリサイド膜を形成すると共に 上記第2の領域に形成された拡散領域の各表面に金属シリサイド膜を形成し、

全面に第3のシリコン窒化膜を堆積した後、この第3のシリコン窒化膜を上記 各ゲート電極上に残す

ことを特徴とする半導体集積回路の製造方法。

【請求項2】 前記ゲート電極を形成する際に、前記第2の領域に形成されるゲート電極相互の間隔が前記第1の領域に形成されるゲート電極相互の間隔よりも広くなるように形成すること特徴とする請求項1記載の半導体集積回路の製

造方法。

【請求項3】 前記第3のシリコン窒化膜を前記各ゲート電極上に残した後に、

全面に第3の絶縁膜を堆積した後、平坦化し、

上記第3の絶縁膜を選択的にエッチングして前記第2の領域の前記拡散領域の 表面を露出させ、

表面が露出した前記拡散領域に接続されるようにコンタクト電極を形成することを特徴とする請求項1記載の半導体集積回路の製造方法。

【請求項4】 前記ゲート絶縁膜、導電体膜、及びキャップ絶縁膜を順次形成する前に、

前記第1の領域にトレンチキャパシタを形成することを特徴とする請求項1記載の半導体集積回路の製造方法。

【請求項5】 前記シリコンからなる導電体膜が、不純物が導入されたポリシリコン膜であることを特徴とする請求項1記載の半導体集積回路の製造方法。

【請求項6】 前記キャップ絶縁膜が化学的気相成長法によって形成されるシリコン酸化膜であることを特徴とする請求項1記載の半導体集積回路の製造方法。

【請求項7】 前記第2のシリコン窒化膜が化学的気相成長法によって形成されることを特徴とする請求項1記載の半導体集積回路の製造方法。

【請求項8】 前記第1の絶縁膜が化学的気相成長法によって形成されるシリコン酸化膜であることを特徴とする請求項1記載の半導体集積回路の製造方法

【請求項9】 前記第1の領域の各ゲート電極相互間に前記第1の絶縁膜を 残す際に、前記第1の絶縁膜は反応性イオンエッチング技術によりエッチバック されることを特徴とする請求項1記載の半導体集積回路の製造方法。

【請求項10】 前記第1の領域は半導体基板上に設けられたp型のウエル領域であり、前記第2の領域は上記半導体基板上に設けられたp型及びn型のウエル領域を含むことを特徴とする請求項1記載の半導体集積回路の製造方法。

【請求項11】 シリコン半導体からなる第1の領域上にそれぞれゲート絶

縁膜を介して設けられたシリコン導電体膜からなる一対の第1のゲート電極と、

上記一対の第1のゲート電極相互間の上記第1の領域に設けられた第1の拡散 領域と、

上記一対の第1のゲート電極の上部表面にそれぞれ設けられた第1の金属シリサイド膜と、

上記一対の第1のゲート電極上にそれぞれ設けられた第1のシリコン窒化膜と

上記一対の第1のゲート電極及び第1のシリコン窒化膜からなる積層膜の側壁 上にそれぞれ設けられた第2のシリコン窒化膜と、

上記一対の第1のゲート電極相互間に位置する平坦部分では上記第1の拡散領域が露出するように上記第2のシリコン窒化膜上に設けられた第3のシリコン窒化膜と、

上記一対の第1のゲート電極相互間に設けられ、上記拡散領域と電気的に接続 される自己整合コンタクトと、

シリコン半導体からなる第2の領域上にゲート絶縁膜を介して形成されたシリコン導電体膜からなる第2のゲート電極と、

上記第2のゲート電極の両側面に位置する上記第2の領域に形成された一対の 第2の拡散領域と、

上記第2のゲート電極の上部表面に形成された第2の金属シリサイド膜と、

上記第2のゲート電極上に設けられた第4のシリコン窒化膜と、

上記第2のゲート電極及び上記第4のシリコン窒化膜からなる積層膜の側壁上 に設けられた第5のシリコン窒化膜と、

上記一対の第2の拡散領域表面の一部上に延在するように上記第5のシリコン 窒化膜上に設けられた第6のシリコン窒化膜と、

上記第6のシリコン窒化膜によって覆われていない上記一対の第2の拡散領域 の表面にそれぞれ設けられた第3の金属シリサイド膜と、

上記第6のシリコン窒化膜上に設けられた絶縁膜と、

上記絶縁膜上に設けられた第7のシリコン窒化膜

とを具備したことを特徴とする半導体集積回路。

【請求項12】 前記第1の領域にはトレンチキャパシタが形成されていることを特徴とする請求項11記載の半導体集積回路。

【請求項13】 前記シリコン導電体膜が、不純物が導入されたポリシリコン膜であることを特徴とする請求項11記載の半導体集積回路。

## 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、半導体集積回路及びその製造方法に係り、特にメモリセルトランジスタとロジック用トランジスタとが同一半導体基板上に集積されたDRAM混載半導体集積回路及びその製造方法に関する。

[0002]

【従来の技術】

一般にDRAM混載半導体集積回路では、サリサイド (Self-Aligned Silicid ation) プロセスによってゲート電極上に金属シリサイドが形成される。このため、ゲート電極上にシリコン窒化膜などのキャップ絶縁膜を形成することができず、メモリセルトランジスタのゲート電極に対して自己整合的にコンタクトを形成するセルフアラインコンタクトが使用できないという不都合がある。

[0003]

そこで、従来では、ロジック用トランジスタのソース及びドレイン上、ゲート電極上、メモリセルトランジスタのゲート電極上にそれぞれ金属シリサイドを形成して動作の高速化を図ると共に、メモリセルトランジスタ相互間にサイドウォール絶縁膜を形成することで、メモリセルトランジスタのゲート電極に対して自己整合的にコンタクトを形成するようにしたDRAM混載半導体集積回路が例えば特許文献1に記載されている。

[0004]

【特許文献1】

特開2000-232076号公報

[0005]

【非特許文献1】

## [0006]

## 【発明が解決しようとする課題】

しかながら、上記特許文献1に記載されているものは、メモリセルトランジス タとロジック用トランジスタのゲート加工がそれぞれ別に行われるので、製造工 程が複雑になるという不都合がある。

## [0007]

この発明は上記のような事情を考慮してなされたものであり、その目的は、ロジック用トランジスタのソース及びドレイン上、ゲート電極上、メモリセルトランジスタのゲート電極上にそれぞれ金属シリサイドを形成することで動作の高速化を図ることができると共に、メモリセルトランジスタのゲート電極に対して自己整合的にコンタクトを形成することができ、かつロジック用トランジスタとメモリセルトランジスタのゲート加工を同時に行うことで製造工程の削減を図ることができる半導体集積回路及びその製造方法を提供することである。

## [0008]

#### 【課題を解決するための手段】

この発明の半導体集積回路の製造方法では、シリコン半導体からなる第1の領域及び第2の領域それぞれにゲート絶縁膜、シリコンからなる導電体膜、及びシリコン窒化膜に対して選択的にエッチングが可能な部材からなるキャップ絶縁膜を順次形成し、上記キャップ絶縁膜及び導電体膜からなる積層膜をパターニングして、上記第1の領域及び上記第2の領域それぞれに上記導電体膜からなるゲート電極を形成し、上記積層膜を不純物導入用のマスクとして用いて不純物を選択的に導入することで、上記第1の領域及び第2の領域それぞれにソース、ドレインとなる拡散領域を形成し、上記各積層膜の側壁上に第1のシリコン窒化膜を形成し、全面に第2のシリコン窒化膜を形成し、全面に第1の絶縁膜を堆積した後、上記第1の領域の各ゲート電極相互間に上記第1の絶縁膜を残し、上記第2の領域に第2の絶縁膜を堆積した後、第2の領域の各積層膜の側壁上に上記第2の絶縁膜を残し、上記各積層膜上の第2のシリコン窒化膜及び上記第2の領域の表面上に残っている上記第2のシリコン窒化膜を剥離し、上記各ゲート電極の上部に残っている上記第2のシリコン窒化膜を剥離し、上記各ゲート電極の上部

表面に金属シリサイド膜を形成すると共に上記第2の領域に形成された拡散領域 の各表面に金属シリサイド膜を形成し、全面に第3のシリコン窒化膜を堆積した 後、この第3のシリコン窒化膜を上記各ゲート電極上に残すようにしている。

[0009]

この発明の半導体集積回路は、シリコン半導体からなる第1の領域上にそれぞ れゲート絶縁膜を介して設けられたシリコン導電体膜からなる一対の第1のゲー ト電極と、上記一対の第1のゲート電極相互間の上記第1の領域に設けられた第 1の拡散領域と、上記一対の第1のゲート電極の上部表面にそれぞれ設けられた 第1の金属シリサイド膜と、上記一対の第1のゲート電極上にそれぞれ設けられ た第1のシリコン窒化膜と、上記一対の第1のゲート電極及び第1のシリコン窒 化膜からなる積層膜の側壁上にそれぞれ設けられた第2のシリコン窒化膜と、上 記一対の第1のゲート電極相互間に位置する平坦部分では上記第1の拡散領域が 露出するように上記第2のシリコン窒化膜上に設けられた第3のシリコン窒化膜 と、上記一対の第1のゲート電極相互間に設けられ、上記拡散領域と電気的に接 続される自己整合コンタクトと、シリコン半導体からなる第2の領域上にゲート 絶縁膜を介して形成されたシリコン導電体膜からなる第2のゲート電極と、上記 第2のゲート電極の両側面に位置する上記第2の領域に形成された一対の第2の 拡散領域と、上記第2のゲート電極の上部表面に形成された第2の金属シリサイ ド膜と、上記第2のゲート電極上に設けられた第4のシリコン窒化膜と、上記第 2のゲート電極及び上記第4のシリコン窒化膜からなる積層膜の側壁上に設けら れた第5のシリコン窒化膜と、上記一対の第2の拡散領域表面の一部上に延在す るように上記第5のシリコン窒化膜上に設けられた第6のシリコン窒化膜と、上 記第6のシリコン窒化膜によって覆われていない上記一対の第2の拡散領域の表 面にそれぞれ設けられた第3の金属シリサイド膜と、上記第6のシリコン窒化膜 上に設けられた絶縁膜と、上記絶縁膜上に設けられた第7のシリコン窒化膜を具 備する。

[0010]

【発明の実施の形態】

以下、図面を参照してこの発明の実施の形態を詳細に説明する。

## [0011]

図1ないし図9は、この発明をDRAMメモリセルとPチャネル及びNチャネルのトランジスタからなるロジック用トランジスタとを同一半導体基板上に集積したDRAM混載半導体集積回路に実施した場合の製造工程を順次示す断面図である。

## [0012]

なお、各図に渡り、(a)はDRAMメモリセルが形成される領域(第1の領域)を示し、(b)はロジック用トランジスタが形成される領域(第2の領域)を示し、かつ第2の領域の左側にはNチャネルのトランジスタが、右側にはPチャネルのトランジスタがそれぞれ形成される場合を示している。

#### [0013]

まず、図1(a)、(b)に示すように、第1の領域ではシリコン半導体基板にp型のウエル領域(p-well) 11が形成され、第2の領域ではシリコン半導体基板にp型のウエル領域(p-well) 12とn型のウエル領域(n-well) 13とが形成される。

#### [0014]

次に、周知の方法によって第1の領域に複数のトレンチキャパシタ14が所定の間隔で形成されると共に、第1、第2の領域にSTI(Shallow Trench Isolation)からなる素子分離領域15が形成される。

## [0015]

トレンチキャパシタ14は以下のような方法で形成される。選択エッチング技術により、p型のウエル領域11に深いトレンチ16が形成される。そして、このトレンチ16の内部から、p型のウエル領域11に対してN型の不純物が拡散されて、N+型の埋め込みプレート17が形成される。トレンチ16の内部表面上にキャパシタ用の誘電体膜18が形成される。この誘電体膜18として、例えばシリコン酸化膜とシリコン窒化膜とからなるいわゆるON膜が使用される。次にN型の不純物がドープされたポリシリコン膜19がトレンチ16の中程まで埋め込まれる。さらにトレンチ16の上部の周面上にカラーオキサイドと称されるシリコン酸化膜20が形成される。n型の不純物がドープされたポリシリコン膜

21がトレンチ16の上部付近まで埋め込まれる。その後、STI用の浅いトレンチ22が形成され、トレンチ22内部に絶縁膜23が埋め込まれることで素子分離領域15が形成される。上記トレンチ22が形成される際に、第2の領域でも同時に浅いトレンチが形成され、その後、トレンチ内に絶縁膜が埋め込まれることで素子分離領域15が形成される。

## [0016]

次に、図2(a)、(b)に示すように、熱酸化法によりゲート酸化膜24が全面に形成され、その後、不純物が導入されたポリシリコン膜が例えば100nmの膜厚で堆積され、その上に熱酸化膜及びCVD(Chemical Vapor Deposition:化学的気相成長法)シリコン酸化膜26、及びシリコン窒化膜に対して選択的にエッチングが可能な部材、例えばシリコン酸化膜からなるキャップ絶縁膜27が順次堆積されて積層膜が形成される。続いて、レジストパターンを用いたRIE(Reactive Ion Etching)により上記積層膜がパターニングされ、第1、第2の領域にポリシリコン膜からなるゲート電極25が形成される。

## [0017]

ここで、ゲート電極25を形成する際に、第2の領域に形成されるゲート電極相互の間隔が、第1の領域に形成されるゲート電極相互の間隔よりも広くなるように形成される。

#### [0018]

次に、図3(a)、(b)に示すように、パターニングされた積層膜の側壁の酸化が行われ、続いてCVD法によって全面にシリコン窒化膜が堆積された後、RIEによるエッチバックが行なわれ、積層膜の側壁にシリコン窒化膜からなるスペーサ28が残される。この後、上記積層膜を不純物導入用のマスクとして用いて不純物が選択的に導入されることで、第1の領域及び第2の領域それぞれにトランジスタのソース、ドレインとなる拡散領域が形成される。例えば、第1の領域ではn型の不純物、例えばリンが導入されることでN型の拡散領域29が形成され、第2の領域の左側の部分でもn型の不純物が導入されることでN型の拡散領域30が形成される。このとき、第2の領域のn型のウエル領域13では全面が保護膜、例えばレジスト膜で覆われる。第2の領域のn型のウエル領域13

の部分ではp型の不純物、例えば硼素が選択的に導入されることでP型の拡散領域31が形成される。このとき、第1の領域全面及びn型のウエル領域13の全面が保護膜、例えばレジスト膜で覆われる。

## [0019]

また、これまでの熱処理により、トレンチキャパシタ14のポリシリコン膜2 1にドープされていたn型の不純物がp型のウエル領域11に拡散されて拡散領域32が形成され、メモリセルトランジスタのソース、ドレインとなる拡散領域29と一体化される。

## [0020]

次に、図4(a)、(b)に示すように、CVDにより全面にシリコン窒化膜33が一様の膜厚で堆積され、続いてCVDによりシリコン酸化膜34が堆積される。シリコン酸化膜34の膜厚は、図示のように第1の領域において各ゲート電極25相互間のスペースが十分に埋まり切るような膜厚とされる。

## [0021]

次に、図5(a)、(b)に示すように、RIEにより、各ゲート電極25上部のシリコン窒化膜33が露出するまで上記シリコン酸化膜34がエッチングされる。このエッチングにより、第1の領域の各ゲート電極25相互間のスペースにはシリコン酸化膜34が残される。

#### [0022]

続いて、第1の領域全面が保護膜、例えばレジスト膜で保護された後、第2の領域上のシリコン酸化膜34がHF(フッ化水素)系の溶液によるウェットエッチングにより剥離され、続いて第2の領域に新たにシリコン酸化膜がCVDにより堆積される。さらにRIEによってこのシリコン酸化膜がエッチバックされることで、ゲート電極25を含む積層膜の側壁上にシリコン酸化膜からなるスペーサ35が残される。スペーサ35を形成する際のエッチバックにより、シリコン窒化膜33が削られ、各ゲート電極25上のシリコン酸化膜からなるキャップ絶縁膜27の上面及び第2の領域における拡散領域30、31の表面が露出される

[0023]

次に、図6(a)、(b)に示すように、各ゲート電極25上のキャップ絶縁膜27、熱酸化膜及びCVDシリコン酸化膜26が選択エッチング法により順次除去され、各ゲート電極25の表面が露出される。続いて、サリサイドプロセスが行われ、各ゲート電極25の上部表面にそれぞれ金属シリサイド膜36が形成されると共に、第2の領域の各拡散領域30、31の上部表面にもそれぞれ金属シリサイド膜36が形成される。具体的には、スパッタリングによって、シリサイドを形成するための金属、例えばコバルト膜が全面に30nm程度の膜厚で堆積された後、550℃程度の熱処理が施されることで、コバルト膜に接しているシリコン上及びポリシリコン上にコバルトシリサイドが形成される。

## [0024]

次に、図7(a)、(b)に示すように、各ゲート電極25相互間のスペースが埋まり切るように、CVDによりシリコン窒化膜37が堆積される。続いて、図8(a)、(b)に示すように、RIEによってシリコン窒化膜37がエッチバックされ、第1の領域では各ゲート電極25上に自己整合的にシリコン窒化膜37が残される。また、第2の領域では各ゲート電極25の側壁上にシリコン窒化膜37が残される。なお、シリコン窒化膜37の堆積及びエッチングの際に、金属シリサイド膜36が凝集を起こさないような低温で処理する必要がある。

## [0025]

この後、図9(a)、(b)に示すように、全面にシリコン酸化膜からなる層間絶縁膜38が堆積され、シリコン酸化膜がエッチングされる条件による選択エッチング技術により、層間絶縁膜38に対してコンタクトホールが開口され、コンタクト(接続電極)が形成される。

#### [0026]

具体的には、第1の領域では、層間絶縁膜38及びシリコン酸化膜34が選択エッチングされることで、互いに隣接する一対のゲート電極25相互間に位置する拡散領域29の表面に達するコンタクトホール39が開口され、その後、コンタクトホール39内部に金属、例えばタングステンが埋め込まれ、平坦化されることでコンタクト40が形成される。コンタクトホール39が開口される際、一対のゲート電極25の上部にはシリコン窒化膜37が存在しており、かつ一対の

ゲート電極25の側壁にはシリコン窒化膜28、33が存在している。これらのシリコン窒化膜37、28、33は、上記選択エッチングの際に、シリコン酸化膜に比べてエッチングされにくい。従って、シリコン窒化膜37、28、33の存在により、ゲート電極25に対して自己整合的にコンタクトホール39が開口され、コンタクト40は自己整合コンタクト(Self Aligned Contact)となる。

# [0027]

第2の領域では、層間絶縁膜38が選択エッチングされることで、各ゲート電極25の両側面に位置する拡散領域30、31の表面に達するコンタクトホール41が開口され、その後、コンタクトホール41内部にタングステンが埋め込まれ、平坦化されることでコンタクト42が形成される。

## [0028]

上記のようにして製造されたDRAM混載半導体集積回路では、ロジック用トランジスタのソース、ドレインとなる拡散領域30、31上、ゲート電極25上及びメモリセルトランジスタのゲート電極25上には、それぞれ金属シリサイド膜36が形成されている。この結果、ソース、ドレイン及びゲート電極の抵抗が低減でき、動作の高速化を図ることができる。

#### [0029]

また、メモリセルトランジスタのゲート電極25に対して自己整合的にコンタクト40が形成されている。しかも、ロジック用トランジスタとメモリセルトランジスタのゲート加工を同時に行うので、製造工程の削減を図ることができる。

#### [0030]

なお、図9(a)に示されるp型のウエル領域11には、ゲート酸化膜(ゲート絶縁膜)24を介して設けられたシリコン導電体膜からなる一対のゲート電極(第1のゲート電極)25と、この一対のゲート電極25相互間のウエル領域11に設けられたN型の拡散領域(第1の拡散領域)29と、一対のゲート電極25の上部表面にそれぞれ設けられた金属シリサイド膜36(第1の金属シリサイド膜)と、一対のゲート電極25上にそれぞれ設けられたシリコン窒化膜(第1のシリコン窒化膜)37と、一対のゲート電極25及びシリコン窒化膜37からなる積層膜の側壁上にそれぞれ設けられたシリコン窒化膜(第2のシリコン窒化

膜)28と、一対のゲート電極25相互間に位置する平坦部分では上記第1の拡 散領域が露出するように上記シリコン窒化膜28上に設けられたシリコン窒化膜 (第3のシリコン窒化膜)33と、一対のゲート電極25相互間に設けられ、上 記拡散領域29と電気的に接続される自己整合コンタクト40とが形成される。

## [0031]

図9(b)に示されるp型及びn型のウエル領域12、13には、ゲート酸化膜(ゲート絶縁膜)24を介して設けられたシリコン導電体膜からなるゲート電極(第2のゲート電極)25と、ゲート電極25の両側面に位置するp型またはn型のウエル領域12、13に形成された一対のN型またはP型の拡散領域(第2の拡散領域)30、31と、ゲート電極25の上部表面に形成された金属シリサイド膜(第2の金属シリサイド膜)36と、ゲート電極25上に設けられたシリコン窒化膜(第4のシリコン窒化膜)37と、ゲート電極25及びシリコン窒化膜37からなる積層膜の側壁上に設けられたシリコン窒化膜(第5のシリコン窒化膜)28と、拡散領域30及び31の表面の一部上に延在するようにシリコン窒化膜28上に設けられたシリコン窒化膜(第6のシリコン窒化膜)33と、シリコン窒化膜33によって覆われていない拡散領域30及び31の表面にそれぞれ設けられた金属シリサイド膜(第3の金属シリサイド膜)36と、シリコン窒化膜33上に設けられたシリコン酸化膜からなるスペーサ(絶縁膜)35と、スペーサ35上に設けられたシリコン窒化膜(第7のシリコン窒化膜)37とが形成される。

#### [0032]

このような構造のDRAM混載半導体集積回路では、ロジック用トランジスタのソース、ドレインとなる拡散領域30、31上、ゲート電極25上及びメモリセルトランジスタのゲート電極25上に、それぞれ金属シリサイド膜36が形成されているので、ソース、ドレイン及びゲート電極の抵抗が低減でき、動作の高速化を図ることができる。

#### [0033]

また、メモリセルトランジスタのゲート電極25に対する自己整合コンタクト40が形成される。

[0034]

なお、上記実施形態では、金属シリサイド膜36としてコバルトシリサイド膜 を用いる場合について説明したが、そのかわりにチタンシリサイド膜、モリブデ ンシリサイド膜等を用いるようにしてもよい。

[0035]

また、上記実施形態では、第1の領域にトレンチキャパシタを形成する場合に ついて説明したが、これはスタックキャパシタを形成するようにしてもよい。

[0036]

## 【発明の効果】

以上説明したようにこの発明の半導体集積回路によれば、ロジック用トランジスタのソース、ドレイン上、ゲート電極上及びメモリセルトランジスタのゲート電極上に金属シリサイドが形成されるので、動作の高速化を図ることができると共に、メモリセルトランジスタのゲート電極に対する自己整合的にコンタクトを形成することができる。

[0037]

さらに、この発明の半導体集積回路の製造方法によれば、ロジック用トランジ スタとメモリセルトランジスタのゲート加工を同時に行うことで製造工程の削減 を図ることができる。

#### 【図面の簡単な説明】

- 【図1】 この発明をDRAM混載半導体集積回路に実施した場合の最初の製造工程を示す断面図。
  - 【図2】 図1に続く製造工程を示す断面図。
  - 【図3】 図2に続く製造工程を示す断面図。
  - 【図4】 図3に続く製造工程を示す断面図。
  - 【図5】 図4に続く製造工程を示す断面図。
  - 【図6】 図5に続く製造工程を示す断面図。
  - 【図7】 図6に続く製造工程を示す断面図。
  - 【図8】 図7に続く製造工程を示す断面図。
  - 【図9】 図8に続く製造工程を示す断面図。


## 【符号の説明】


11…p型のウエル領域(p-well)、12…p型のウエル領域(p-well)、13 …n型のウエル領域(n-well)、14…トレンチキャパシタ、15…素子分離領域、24…ゲート酸化膜、25…ゲート電極、26…シリコン酸化膜、27…キャップ絶縁膜、28…シリコン窒化膜からなるスペーサ、29…N型の拡散領域、30…N型の拡散領域、31…P型の拡散領域、32…拡散領域、33…シリコン窒化膜、34…シリコン酸化膜、35…シリコン酸化膜からなるスペーサ、36…金属シリサイド膜、37…シリコン窒化膜、38…シリコン酸化膜からなる層間絶縁膜、39…コンタクトホール、40…コンタクト、41…コンタクトホール、42…コンタクト。

【書類名】


図面


【図1】







【図2】







【図3】






# 【図4】






【図5】


(a)







5


【図6】







【図7】







【図8】





【図9】





【書類名】

要約書

【要約】

【課題】ポリシリコンからなるゲート電極上にシリサイドを形成した後、ゲート電極上にシリコン窒化膜を形成し、ゲート電極に対して自己整合的にセルフアラインコンタクトを形成する。

【解決手段】導電体膜25及びキャップ絶縁膜27を順次形成し、キャップ絶縁膜及び導電体膜からなる積層膜をパターニングして、導電体膜からなるゲート電極25を形成し、ソース、ドレインとなる拡散領域29、30、31を形成し、積層膜の側壁上にシリコン窒化膜28を形成し、全面シリコン窒化膜33を形成し、シリコン酸化膜34を堆積し、ゲート電極相互間にシリコン酸化膜34を残し、積層膜上のシリコン窒化膜33を剥離し、ゲート電極の上部に残っているキャップ絶縁膜27を除去し、ゲート電極25の表面に金属シリサイド膜36を形成し、シリコン窒化膜37をゲート電極25上に残す。

【選択図】 図9

# 出願人履歴情報

識別番号

[000003078]

1. 変更年月日 2001年 7月 2日

[変更理由] 住所変更

住 所 東京都港区芝浦一丁目1番1号

氏 名 株式会社東芝